書籍搜索
圖書
捐款
登錄
登錄
訪問更多功能
個人建議
電報機器人
下載歷史
發送到電子郵件或 Kindle
管理書單
保存到收藏夾
個人的
查詢書籍
探索
Z-推薦
書單
最受歡迎
類別
貢獻
捐款
上傳
Litera Library
捐贈紙質書籍
添加紙質書籍
Search paper books
我的 LITERA Point
術語搜索
Main
術語搜索
search
1
Digital VLSI Chip Design with Cadence and Synopsys CAD Tools
Erik Brunvand
figure
verilog
library
draft
simulation
schematic
values
layout
output
timing
analog
index_1
input
circuit
index_2
cadence
select
synthesis
dialog
shown
standard
libraries
script
transistor
september
simulator
delay_template_5x5
clock
routing
delay
tools
behavioral
command
core
encounter
synopsys
views
composer
vdd
directory
extracted
inverter
transistors
clr
soc
generate
clk
spectre
gate
virtuoso
年:
2006
語言:
english
文件:
PDF, 12.82 MB
你的標籤:
0
/
0
english, 2006
2
集成电路静态时序分析与建模
刘峰
延
析
钟
辑
逻
噪
扰
弧
载
path
串
驱
符
减
verbose
get_attribute
index_1
resource
www.hzcourse.com
echo
readbook
库
openresources
teach_ebook
index_2
values
互
芯
info
uncompressed
oebps
ccs
沿
赋
播
介
优
免
循
绍
expr
tcl
捕
耗
迟
timing
clock
射
网
clk
語言:
chinese
文件:
PDF, 24.42 MB
你的標籤:
5.0
/
5.0
chinese
1
關注
此鏈接
或在 Telegram 上找到“@BotFather”機器人
2
發送 /newbot 命令
3
為您的聊天機器人指定一個名稱
4
為機器人選擇一個用戶名
5
從 BotFather 複製完整的最後一條消息並將其粘貼到此處
×
×